您現在的位置: 中國科技創新網 > 文章中心 > 委員會專欄 > 文章正文

項目名稱:    數字集成電路測試中的若干關鍵基礎問題研究

推薦單位:    中國科學院

項目簡介:    本項目屬于信息科學領域。測試是容錯計算的基礎技術、是集成電路行業的關鍵技術。本項目主要研究數字集成電路測試的基礎理論和測試方法學,科學發現與創新點為:

1.在國際上首次提出布爾過程的概念,把數字電路的邏輯行為與定時特性結合起來,用解析的方法系統地處理數字集成電路。彌補了數字集成電路測試理論的不足。

2.提出了可編程邏輯陣列(PLA)測試的閔方法(本領域國際公認的25種PLA測試方法之一)。證明了只要考慮交叉點故障就自動包括固定型故障和橋接故障,建立了PLA統一的故障模型。

3.提出了精簡故障集的時延測試方法,包括不可測故障識別方法、可變雙觀測點的時延測試方法、精確串擾源通路時延故障模型及其測試生成。給出了使用靜態蘊涵識別不可測通路時延故障的下界,有效精簡了時延測試的故障集。證明了可將完全時延測試所需要測試的通路數,從與電路規模呈指數遞增減少為線性增長。

4.發現了時序壓縮序列和矩陣二維空間變換之間的滿射關系,建立了對測試響應進行時序壓縮的理論分析方法,首次證明了卷積編碼壓縮電路的特性,拓展了內建自測試的基礎理論。

本項研究發表的學術論文被SCI收錄34篇、EI收錄93篇;授權發明專利4件。2篇論文被收入該領域的經典教材"Digital Systems Testing and Testable Design",7篇論文被收入該領域有影響的專著"VLSI Test Principle and Architecture: Design for Testability"。此外,該領域國際知名學者E.J.McClusky, M.A.Breuer等均在論文中引用了我們的論文,對本項目的科學發現和提出的新方法作出較高評價。

本項目部分成果已成功應用于中科院計算所研制的64位高性能通用處理器龍芯2號(4700萬晶體管)的可測試性設計,為芯片的質量檢測提供了測試技術保障。

主要發現點:  1.提出了可編程邏輯陣列(PLA)測試的閔方法。證明了只要考慮交叉點故障就自動包括固定型故障和橋接故障,從而建立了PLA統一的故障模型,為PLA的測試產生提供了形式的方法。容易產生測試的PLA的設計提供了在設計階段就考慮測試問題的新思路。針對PLA的特點,面向乘積線的測試產生方法可以做到高速而有效;容易產生測試PLA設計方法從方法論角度創新,在設計階段就設計一種容易產生測試PLA,使得不增加特殊硬件,即可使測試產生問題變成一個線性復雜性的計算問題,突破了其他方法的框框。[容錯計算理論][代表1-3]

2.提出了布爾過程新概念。把數字電路的邏輯行為與定時特性結合起來,用解析的方法系統地處理數字集成電路。使數字電路的邏輯行為成為時間的具有可數個不連續點的函數,使得用解析方法研究數字電路成為可能。彌補了數字集成電路測試理論的不足(布爾代數只能反映邏輯功能、時態邏輯不能反映計算性能)。布爾過程的樣本是波形。對于波形,給出了它的范式表示,并且證明了波形的范式表示的存在性和唯一性;定義了波形間的距離和極限。基于波形極限,引入了通路敏化與時延的概念,給出了通路敏化的充分必要條件。已成功應用于求最長可敏化通路和動態電流測試。[容錯計算理論][代表4-5]

3.提出了精簡故障集的時延測試方法,包括不可測故障識別方法、可變雙觀測點的時延測試方法、精確串擾源通路時延故障模型及其測試生成。給出了使用靜態蘊涵識別不可測通路時延故障的下界,有效精簡了時延測試的故障集。證明了可將完全時延測試所需要測試的通路數,從與電路規模呈指數遞增減少為線性增長。[容錯計算理論][代表6-8]

4.提出了測試響應時序壓縮的理論分析方法。發現了時序壓縮序列和矩陣二維空間變換之間的滿射關系。融合概率論、圖論和矩陣變換等數學工具,證明并分析了卷積編碼壓縮電路的特性。演化出未知位容忍能力特征函數,提出了多權重時序壓縮方法。[容錯計算理論][代表9-10]

主要完成人:  1.   閔應驊

提出總體學術思想和研究方案、闡明科學理論;對第1發現點"可編程邏輯陣列(PLA)測試的閔方法" 和第2發現點"布爾過程論"做出了創造性貢獻;是"PLA測試的閔方法"的主要提出人;是"布爾過程論"的共同提出人;是專利"集成電路全速電流測試方法"的主要發明人。是[代表1-7]署名作者;在該項研究中的工作量占本人工作量的90%。

2.   李曉維

提出研究方案和手段、闡明科學理論;對第3發現點"精簡故障集的時延測試方法"和第4發現點"測試響應時序壓縮的理論分析方法"做出了創造性貢獻;是"測試響應時序壓縮的理論分析方法"的共同提出者;是專利"一種單輸出無反饋時序測試響應壓縮電路"和"一種線間串擾減速效應的時延測試生成方法"的共同發明人。是[代表8-10]署名作者;在該項研究中的工作量占本人工作量的80%。

3.   李忠誠

提出研究方案和手段、闡明科學理論;對第2發現點"布爾過程論"和第3發現點"精簡故障集的時延測試方法"做出了創造性貢獻;是"布爾過程論"的共同提出人;是"精簡故障集的時延測試方法"的共同提出者。是[代表4-7]署名作者;在該項研究中的工作量占本人工作量的70%。

4.   李華偉

解決關鍵性學術難題;對第3發現點"精簡故障集的時延測試方法" 和第4發現點"測試響應時序壓縮的理論分析方法"做出了創造性貢獻;是"精簡故障集的時延測試方法"的共同提出者;是"測試響應時序壓縮的理論分析方法"的共同提出者;是專利"電路時延測試方法"的發明人;是專利"一種線間串擾減速效應的時延測試生成方法"的共同發明人。是[代表7-10]署名作者;在該項研究中的工作量占本人工作量的90%。

5.   韓銀和

解決關鍵性學術難題和實驗技術難點;對第4發現點"測試響應時序壓縮的理論分析方法"做出了創造性貢獻;是"測試響應時序壓縮的理論分析方法"的共同提出者;是專利"一種單輸出無反饋時序測試響應壓縮電路"的共同發明人。是[代表9-10]署名作者;在該項研究中的工作量占本人工作量的90%。

10篇代表性論文:  1.   "A PLA Design for Ease of Test Generation," 14th Intl. Symp. Fault-Tolerant Comput, FL, USA, June 1984, pp.436-442

2.   "Strongly Fault Secure PLAs and Totally Self--Checking Checkers," IEEE Trans. on Computers, Vol. 37, No.7, July 1988. pp.863-867

3.   "容易產生測試的 PLA", 《中國科學》A輯, 1990年8月, 第8期, pp.869-879 (Yinghua Min, "Programmable Logic Arrays with the Properties of Easy Test Generation," Science in China, (Series A), Vol.33, No.12,

4.   "Boole過程論",《中國科學》E輯, 1996年12月, 第26卷, 第6期, 第541-548頁 (Yinghua Min, Zhongcheng Li, and Z.Zhao, "Boolean Process," Science in China, Series E, Vol.40, No.3, June 1997, pp.250-257)

5.   "IDDT Testing versus IDDQ Testing," J. of Electronic Testing: Theory and Applications, Vol.13, No.1, pp.51-55, Aug. 1998

6.   "Efficient Identification of Non-Robustly Untestable Path Delay Faults" IEEE Intl Test Conf. Washington D.C., Nov. 1997, pp.992-997

7.   "Reduction of Number of Paths to be tested in Delay Testing," J. of Electronic Testing: Theory and Applications, Vol.16, No.5, Oct. 2000, pp.477-487

8.   "Selection of Crosstalk-induced Faults in Enhanced Delay Test", Journal of Electronic Testing: Theory and Application, Vol.21, No.2, 2005, pp.181-195

9.   "Test Resource Partitioning Based on Efficient Response Compaction for Test Time and Tester Channels Reduction", Journal of Computer Science and Technology, Vol.20, No.2, 2005, pp.201-209

10.  "Theoretic Analysis and Enhanced X-Tolerance of Test Response Compact based on Convolutional code", Proc. of IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2005), Jan. 18-21, 2005, S

文章錄入:zgkjcx    責任編輯:zgkjcx 
  • 上一篇文章:

  • 下一篇文章:
  •  

    關于我們 | 加入收藏 | 聯系我們 | 設為首頁 | 廣告說明 | 合作項目

    名稱:科技創新網 工信部備案號:京ICP備13040577號-2    公安備案號:11010802029847
    版權所有:未經授權禁止復制或建立鏡像 E-Mail:zgkjcx08@126.com
    主站蜘蛛池模板: 免费成人激情视频| 动漫精品动漫一区三区3d| 两个人一上一下剧烈运动| 波多野结衣伦理电影在线观看| 国产寡妇树林野战在线播放| www视频免费看| 极品丝袜乱系列集合大全目录| 四虎影视在线影院www| 91精品国产综合久久青草| 日本边添边摸边做边爱喷水| 伊人久久大香线蕉综合影院首页| 黑人大长吊大战中国人妻| 少妇性饥渴无码A区免费| 亚洲中文字幕无码中文| 精精国产XXXX视频在线| 国产精品久久久久999| aa级黄色大片| 思思91精品国产综合在线| 久久久久国产一区二区三区| 毛片毛片毛片毛片毛片毛片| 国产乱理伦片在线观看| 91丨九色丨首页在线观看| 好吊色青青青国产在线观看| 中文字幕一区二区三区乱码| 日本人强jizz多人| 亚洲电影唐人社一区二区| 精产国品一二三产区M553| 国产成人无码午夜视频在线观看 | 最近免费中文字幕大全 | 亚洲欧美日韩国产精品| 粉色视频免费试看| 国产对白受不了了中文对白| 夜夜未满18勿进的爽影院| 图片区网友自拍另类图区| 久久96精品国产| 日韩免费在线看| 亚洲欧美日韩中文字幕网址| 玄兵chinesemoney| 国产一区二区福利久久| 高清欧美性暴力猛交| 国内揄拍国内精品|